Logische poorten, de NAND en NOR

In de digitale techniek voert men logsiche bewerkingen uit op binaire getallen of getal-reeksen. De NAND-poort (of NAND gate) is een elementaire bouwsteen, die gebruikt wordt in optellers, vermenigvuldigers en andere logische circuits. Een hoog signaal (3.3 Volt) wordt in de digitale wereld opgevat als een '1', en een laag signaal (0 Volt) als een '0'. De output van een NAND is gelijk aan '0' als beide inputs '1' zijn. In alle andere gevallen is de output gelijk aan '1'.

De NAND-poort

In de digitale wereld maakt men gebruik van booleaanse logica. Met behulp van logische functies kan men operaties uitvoeren op binaire getallen. De meest elementaire functie's zijn:

• EN = benoemt de overeenkomst tussen 2 getallen of verzamelingen
• OF = benoemt de verschillen tussen 2 getallen of verzamelingen
• NIET = keert de inhoud van een getal of verzameling om

De werking van de NAND kan worden beschreven als een combinatie van de EN- en de NIET-functie. Dit wordt duidelijk wanneer we het gedrag van een NAND bekijken in een waarheidstabel.

X	Y	output
0	0	1
0	1	1
1	0	1
1	1	0

De output van een NAND is gelijk aan '0' als beide inputs '1' zijn. In alle andere gevallen is de output gelijk aan '1'. In het bovenstaande voorbeeld worden slechts 2 inputs gebruikt. In digitale schakelingen worden echter ook de 3-input en de 4-input NAND gebruikt. De eigenschap dat alle inputs gelijk aan '1' moeten zijn (voordat de output verandert), wordt gebruikt als logsiche voorwaarde. Zo'n logische voorwaarde geeft de NAND gate 'beslissings-vaardigheid'; dit is nodig om operatie's en berekeningen uit te voeren op binaire getallen.

Zie ook de XOR en de Flip-Flop

Architectuur van een NAND

In de gangbare digitale techniek wordt de NAND meestal gebouwd met CMOS technologie. CMOS schakelingen zijn opgebouwd uit zowel NMOS als PMOS transistoren. Deze transistoren zijn uitermate geschikt voor digitale operatie's, en worden 'bestuurd' door signalen aan te bieden op gate input. CMOS transistoren laat men werken als piepkleine schakelaartjes; ze kunnen allemaal open of dicht. In de digitale techniek stelt men een spanning boven een zeker niveau gelijk aan een logische '1' en een spanning onder dat niveau gelijk aan een logische '0'. De bewerking op de signalen krijgen dan een ander perspectief: we voeren eigenlijk operaties uit op binaire getallen (bestaande uit enen en nullen) en op logische voorwaarden ('neem een beslissing als de voorwaarde "11" optreedt').
Een PMOS transistor komt in geleiding wanneer de gate-source spanning negatief is; een NMOS transistor geleidt wanneer de gate-source spanning positief is. In het circuit hiernaast zijn de onderste 2 transistoren NMOS, en de bovenste 2 PMOS. Wanneer nu op zowel input A als input B een '1' wordt aangeboden, komen de onderste 2 transistoren in geleiding. De bovenste 2 transistoren staan dicht, ze geleiden niet. Dit betekent dat de output C direct wordt verbonden met de aarde, wat gelijk staat aan een logische '0'.

In alle andere gevallen zal er geleiding optreden in de PMOS transistoren, hetgeen tot gevolg heeft dat de NAND output C wordt verbonden met de voeddingsspanning Vdd, en de logische waarde '1' aanneemt.

NAND snelheid

De snelheid van een digitaal circuit is erg belangrijk. Dit begrip geeft aan hoe snel de signalen propageren voordat de output van een schakeling logische stabiel is. De snelheid is afhankelijk van de elektrische capaciteit; hoe kleiner de capaciteit, des te sneller het circuit.

De totale capaciteit op een chip wordt gevormd door de transistoren en de bedrading (alle interconnecties). De capaciteit van een 2 input NAND wordt voornamenlijk gevormd door de transistoren die met elkaar verbonden zijn in het knooppunt C. In het bovenstaande geval dus 2 x PMOS en 1 x NMOS.
Om deze capaciteit te berekenen dienen we de volgende rekenregels in acht te nemen:

• Zowel de PMOS-tak als de NMOS-tak moeten dezelfde stroom kunnen leveren
• De geleverde stroom is evenredig met de breedte van de transistor
• Een PMOS geleidt de stroom ongeveer twee zo slecht als een NMOS, en is daarom in het algemeen 2 x zo breed
• De gemiddelde weerstand van een transistor noemt men R, en de capaciteit C
• Een PMOS met weerstand R heeft de breedte 2W, een NMOS de breedte W

Voor een 2 input NAND geldt dat alle transistoren even breed zijn; we kiezen breedte 2W. In dit geval levert zowel de PMOS-talk als de NMOS-tak dezelfde stroom. Daarom is de capaciteit van de 2 input NAND (in knooppunt C) gelijk aan 3 x 2 C. De tijdconstante die hierbij hoort is gelijk aan:

• τ = 6 x R x C

Bovenstaande formule geeft de vertraging aan als gevolg van de interne capaciteit. Wanneer een NAND gate aangedreven wordt, ziet de stroomleverende component een input capaciteit (van de NAND) gelijk aan 2 x 2C = 4C.
In vergelijking met ander logische poorten is dit 'snel' te noemen. Daarom is de NAND een veel gebruikte component.

De NOR-poort

De werking van de NOR kan worden beschreven als een combinatie van de OF- en de NIET-functie. Dit wordt duidelijk wanneer we het gedrag van een NOR bekijken in een waarheidstabel.

X	Y	output
0	0	1
0	1	0
1	0	0
1	1	0

De output van een NOR is gelijk aan '1' als beide inputs '0' zijn. In alle andere gevallen is de output gelijk aan '0'.

Architectuur van een NOR

In het circuit hiernaast zijn de onderste 2 transistoren NMOS, en de bovenste 2 PMOS. Wanneer nu op zowel input A als input B een '0' wordt aangeboden, komen de bovenste 2 transistoren in geleiding. De onderste 2 transistoren staan dicht, ze geleiden niet. Dit betekent dat de output Vout direct wordt verbonden met de voeddingsspanning Vdd, wat gelijk staat aan een logische '1'.

In alle andere gevallen zal er geleiding optreden in de NMOS transistoren, hetgeen tot gevolg heeft dat de NOR output wordt verbonden met de aarde, en de logische waarde '0' aanneemt.

NOR snelheid

Om de NOR capaciteit te berekenen nemen we wederom de volgende rekenregels in acht:

• Zowel de PMOS-tak als de NMOS-tak moeten dezelfde stroom kunnen leveren
• De geleverde stroom is evenredig met de breedte van de transistor
• Een PMOS geleidt de stroom ongeveer twee zo slecht als een NMOS, en is daarom in het algemeen 2 x zo breed
• De gemiddelde weerstand van een transistor noemt men R, en de capaciteit C
• Een PMOS met weerstand R heeft de breedte 2W, een NMOS de breedte W

Om zowel door de NMOS-tak als de PMOS-tak dezelfde stroom te kunnen leveren, zal de weerstand van 2 in serie geschakelde PMOS transistoren gelijk moeten zijn aan de weerstand van een NMOS transistor. Dit betekent dat de PMOS 4 x zo breed dient te zijn dan de NMOS. Wanneer we voor de breedte van de NMOS W kiezen, zal de PMOS breedte 4W zijn.
Daarom is de capaciteit van de 2 input NOR (in knooppunt Vout) gelijk aan 2 x C + 4 x C = 6 x C. De tijdconstante die hierbij hoort is gelijk aan:

• τ = 6 x R x C

Deze formule geeft de vertraging aan als gevolg van de interne capaciteit. De interne capaciteit van een NOR is gelijk aan die van een NAND. Wanneer een NOR gate aangedreven wordt, ziet de stroomleverende component een input capaciteit (van de NOR) gelijk aan 4C + C = 5C.
In vergelijking met met de NAND (met input capaciteit 4C) is een NOR dus trager.

Lees verder

• Logische poorten, de XOR
• Binair en hexadecimaal rekenen